Digitale Schaltungstechnik Probe Test

Welches kleinste Zeitintervall ist in Vivado bei den Auswahlmöglichkeiten 1 ps, 1 ns, 10 ms und 100 s richtig?

1 ps

Welche Aufgabe hat ein TCL-Simulationsscript?

Simulation automatisieren

Welche Aussage trifft auf eine funktionale Simulation zu?

Keine Aussage über maximale Taktfrequenz

Was prüft eine funktionale Simulation hauptsächlich?

Logische Funktion

Wofür steht XDC im Praktikum praktisch?

Constraints-Datei

Welche Aufgabe erfüllt die XDC-Datei beim Basys-3-Board?

Pins und Standards zuordnen

Was legt PACKAGE_PIN in der XDC-Datei fest?

Physikalischen FPGA-Pin

Was legt IOSTANDARD in der XDC-Datei fest?

Elektrischen Logikstandard

Welcher I/O-Standard wird beim Basys-3 häufig verwendet?

LVCMOS33

Was definiert create_clock in der XDC-Datei?

Taktsignal

Welche Periode hat ein 100-MHz-Takt?

10 ns

Wo wird die Signalrichtung in VHDL festgelegt?

Entity

Was beschreibt eine Entity?

Schnittstelle eines Moduls

Was beschreibt eine Architecture?

Verhalten oder Struktur

Was ist ein Generic in VHDL?

Einstellbarer Parameter

Was ist eine Component in VHDL?

Eingebundenes Untermodul

Was ist ein Top-Level-Design?

Oberstes Modul

Was ist ein HDL-Wrapper?

Hülle um ein Design

Was macht die Synthese?

Erzeugt hardware-nahe Netzliste

Was entsteht bei der Synthese?

Netzliste

Welche Bausteine entstehen typischerweise durch Synthese?

LUTs und Flipflops

Was macht die Implementation?

Platzieren und Verdrahten

Was wird auf das FPGA geladen?

Bitstream

Was zeigt ein RTL-Schematic?

Register-Transfer-Struktur

Was erkennt man im RTL-Schematic bei einem Zähler oft?

Register und Addierer

Was ist ein Register?

Getakteter Speicher

Was ist ein Flipflop?

Ein-Bit-Speicher

Warum ist ein Zähler sequenziell?

Wert hängt vom vorherigen Wert ab

Warum beschreibt man einen Zähler in einem Prozess?

Wegen Speicherverhalten

Was erkennt rising_edge(clk)?

Steigende Taktflanke

Wann ist ein Reset synchron?

Innerhalb von rising_edge(clk)

Wann ist ein Reset asynchron?

Vor rising_edge(clk)

Welche Sensitivitätsliste passt zu asynchronem Reset?

process(clk, reset)

Welche Sensitivitätsliste passt zu synchronem Reset?

process(clk)

Was ist die Sensitivitätsliste?

Auslösesignale eines Prozesses

Wo steht die Sensitivitätsliste?

Hinter process(…)

Was passiert bei Änderung eines Signals aus der Sensitivitätsliste?

Prozess wird neu ausgewertet

Welche Signale gehören in einen kombinatorischen Prozess?

Alle gelesenen Signale

Welches VHDL-Wort ist richtig: elsif oder elseif?

elsif

Ist elseif gültiges VHDL?

Nein

Welche Wörter gehören zur if-Struktur?

if, elsif, else

Wofür wird case in VHDL häufig verwendet?

Auswahl mehrerer Fälle

Wofür steht when others?

Standardfall

Was ist std_logic?

Einzelnes Logiksignal

Was ist std_logic_vector?

Mehrbitiges Logiksignal

Was ist unsigned?

Vorzeichenloser Zahlentyp

Was ist signed?

Vorzeichenbehafteter Zahlentyp

Welche Library nutzt man für saubere Arithmetik?

IEEE.NUMERIC_STD.ALL

Welche Funktion wandelt eine Zahl in unsigned um?

to_unsigned

Welche Funktion passt eine Bitbreite an?

resize

Was ist One-Hot-Encoding?

Ein Bit pro Zustand

Wie viele Bits braucht One-Hot bei 8 Zuständen?

8 Bits

Wie lautet der 8. Zustand bei One-Hot linear?

1000 0000

Wie viele Zustände hat eine FSM mit 9 One-Hot-Codewörtern?

9 Zustände

Was bedeutet FSM?

Finite State Machine

Was zeigt ein State Diagram?

Zustände und Übergänge

Was ist ein Moore-Automat?

Ausgänge nur zustandsabhängig

Was ist ein Mealy-Automat?

Ausgänge zustands- und eingangsabhängig

Was zeigt die FSM-Encoding-Tabelle im Synthesebericht?

Zustandscodierung

Wie bestimmt man die Anzahl der States aus einer One-Hot-Tabelle?

Codewörter zählen

Was ist der Startzustand eurer FSM?

EINGABE

Was passiert im Zustand EINGABE?

Schalterwerte anzeigen

Was passiert im Zustand GELADEN?

Registerwerte halten

Was passiert im Zustand ERGEBNIS?

Ergebnis anzeigen

Welche Taste setzt eure FSM zurück?

btnC

Welche Taste lädt Operanden und Instruktion?

btnR

Welche Taste führt die Operation aus?

btnL

Welche Schalter enthalten Operand 1?

SW15 bis SW12

Welche Schalter enthalten Operand 2?

SW11 bis SW8

Welche Schalter enthalten die Instruktion?

SW7 bis SW6

Welche Operation bedeutet Instruktion 00?

Addition

Welche Operation bedeutet Instruktion 01?

Multiplikation

Welche Operation bedeutet Instruktion 10?

Bitweises AND

Welche Operation bedeutet Instruktion 11?

Bitweises XOR

Was ist A + 5 hexadezimal?

F

Was ist A mal 5 hexadezimal?

32

Was ist A AND 5 hexadezimal?

0

Was ist A XOR 5 hexadezimal?

F

Von welchem bis zu welchem Wert zählt ein unsigned 4-Bit-Zähler?

0 bis 15

Was passiert beim Überlauf eines Zählers?

Rücksprung auf 0

Was passiert beim Unterlauf eines Rückwärtszählers?

Rücksprung auf Maximalwert

Welches Bit toggelt beim Binärzähler am schnellsten?

Bit 0

Welches Bit toggelt beim Binärzähler am langsamsten?

Höchstes Bit

Was deutet im Waveform auf vertauschte Bits hin?

Falsche Toggle-Reihenfolge

Was macht ein Frequenzteiler?

Takt verlangsamen

Woraus erzeugt der Frequenzteiler einen langsameren Takt?

100-MHz-Boardtakt

Was bedeutet active low?

Aktiv bei 0

Wann leuchtet ein active-low Segment?

Bei Signal 0

Was bedeutet Multiplexing bei der 7-Segment-Anzeige?

Schnelles Umschalten der Stellen

Was macht TCL add_force?

Signalwert setzen

Was macht TCL run 20ns?

20 ns simulieren

Was macht repeat_every in TCL?

Periodisches Signal erzeugen

Wie berechnet man TCL-Zeitpunkte?

Wartezeiten addieren

Was ergibt 10 ns + 300 ns + 75 ns?

385 ns

Was ist kombinatorische Logik?

Ohne Speicher

Was ist sequenzielle Logik?

Mit Speicher

Wann entsteht eine Latch-Gefahr?

Unvollständige Zuweisung

Wie vermeidet man Latches in kombinatorischen Prozessen?

Default-Zuweisung