Giáo trình Kỹ thuật Số - Thuật Số Toàn Tập (Đại học Sư phạm Kỹ thuật TP.HCM)

CHƯƠNG 1: CÁC KHÁI NIỆM – HỆ THỐNG SỐ – CÁC LOẠI MÃ

I. GIỚI THIỆU VÀ ĐẠI LƯỢNG SỐ/TƯƠNG TỰ

• Định nghĩa đại lượng:

  • Tương tự (Analog): Có biên độ biến thiên liên tục theo thời gian (VD: nhiệt độ, áp suất, vận tốc, âm thanh).

  • Số (Digital): Biến thiên rời rạc theo thời gian, chỉ có hai trạng thái cơ bản là 0 và 1 (hoặc Cao và Thấp).

• Ưu điểm của hệ thống số:

  • Dễ thiết kế: Chỉ quan tâm đến dãy điện áp (High/Low) thay vì giá trị chính xác.

  • Lưu trữ thông tin dễ dàng: Có thể chốt và giữ dữ liệu.

  • Độ chính xác cao hơn: Tăng bit để tăng độ chính xác thay vì phụ thuộc vào sai số linh kiện như hệ tương tự.

  • Có thể lập trình linh hoạt bằng phần mềm.

  • Ít bị ảnh hưởng bởi nhiễu.

  • Mật độ tích hợp cao trên mạch tích hợp (IC).

• Quy trình xử lý thực tế:

  • Đổi tương tự sang số (ADC) $\rightarrow$ Xử lý dữ liệu số $\rightarrow$ Đổi số sang tương tự (DAC).

II. SỐ NHỊ PHÂN VÀ MỨC LOGIC

• Số nhị phân (Bit): Có 2 ký hiệu là 0 và 1.

• Mức Logic:

  • Trường hợp lý tưởng: High = $5V$, Low = $0V$.

  • Thực tế: Có vùng giới hạn $V_{Hmin} - V_{Hmax}$ cho mức Cao và $V_{Lmin} - V_{Lmax}$ cho mức Thấp.

• Xung thực tế:

  • Thời gian lên ($t_r$ - rise time): Tính từ $10\%$ đến $90\%$ biên độ.

  • Thời gian xuống ($t_f$ - fall time): Tính từ $10\%$ đến $90\%$ biên độ.

  • Độ rộng xung ($t_w$): Đo tại điểm $50\%$ biên độ.

III. CÁC HỆ THỐNG SỐ VÀ CHUYỂN ĐỔI

• Hệ thập phân (Decimal): Cơ số 10. Trọng số cơ sở là $10^n$.

• Hệ nhị phân (Binary): Cơ số 2. Gồm các bit. MSB (Most Significant Bit) là bit bên trái nhất, LSB (Least Significant Bit) là bit bên phải nhất.

• Hệ thập lục phân (Hexadecimal): Cơ số 16. Ký hiệu: 0-9 và A-F (A=10…F=15).

• Chuyển đổi:

  • Thập phân sang Nhị phân: Chia liên tiếp cho 2 lấy số dư.

  • Nhị phân sang Thập phân: Tổng các tích bit nhân với trọng số $2^n$.

  • Nhị phân sang Hex: Nhóm 4 bit (từ phải sang) rồi thay bằng ký hiệu Hex tương ứng.

IV. CÁC LOẠI MÃ

• Mã BCD (Binary Coded Decimal): Dùng 4 bit nhị phân để mã hóa từng số thập phân (0-9). 6 trạng thái cuối (1010-1111) bị bỏ.

• Mã Gray: Mã không trọng số, chỉ có 1 bit thay đổi khi chuyển trạng thái kế tiếp (VD: từ 7 sang 8). Tránh lỗi mã trung gian trong cảm biến trục quay.

  • Nhị phân $\rightarrow$ Gray: Bit MSB giữ nguyên, cộng 2 bit liền kề (bỏ bit nhớ).

• Mã ASCII: Bộ mã tiêu chuẩn 7 bit hoặc 8 bit để trao đổi thông tin, dùng cho bàn phím máy tính.

CHƯƠNG 2: CỔNG LOGIC – CÁC ĐỊNH LÝ – THIẾT KẾ MẠCH

I. CÁC CỔNG LOGIC CƠ BẢN

• Cổng OR: $Y = A + B$. Ngõ ra bằng 1 khi có ít nhất một ngõ vào bằng 1.

• Cổng AND: $Y = A \cdot B$. Ngõ ra bằng 1 chỉ khi tất cả ngõ vào bằng 1.

• Cổng NOT: $Y = \bar{A}$. Đảo trạng thái.

• Cổng NOR (OR+NOT): $Y = \overline{A + B}$. Ngõ ra bằng 1 khi tất cả ngõ vào bằng 0.

• Cổng NAND (AND+NOT): $Y = \overline{A \cdot B}$. Ngõ ra bằng 0 khi tất cả ngõ vào bằng 1.

• Cổng EX-OR (XOR): $Y = A \oplus B = \bar{A}B + A\bar{B}$. Ngõ ra bằng 1 khi hai ngõ vào khác nhau.

• Cổng EX-NOR: $Y = \overline{A \oplus B} = AB + \bar{A}\bar{B}$. Ngõ ra bằng 1 khi hai ngõ vào cùng trạng thái.

II. ĐỊNH LÝ LOGIC VÀ ĐẠI SỐ BOOLE

• Các định lý cơ bản:

  • $A \cdot 0 = 0$; $A \cdot 1 = A$; $A \cdot A = A$; $A \cdot \bar{A} = 0$

  • $A + 0 = A$; $A + 1 = 1$; $A + A = A$; $A + \bar{A} = 1$

  • $A + \bar{A}B = A + B$; $A + AB = A$

• Định lý DeMorgan:

  • $\overline{A+B} = \bar{A} \cdot \bar{B}$

  • $\overline{A \cdot B} = \bar{A} + \bar{B}$

• Tính đa năng: Cổng NAND và NOR là các cổng đa năng, có thể dùng để thay thế tất cả các cổng khác.

III. THIẾT KẾ MẠCH TỔ HỢP VÀ BÌA KARNAUGH

• Bìa Karnaugh: Công cụ trực quan để tối giản hàm logic.

  • Hàm SOP (Sum of Products): Gộp các ô chứa số 1.

  • Hàm POS (Product of Sums): Gộp các ô chứa số 0.

  • Trường hợp Don't Care (X): Có thể coi là 0 hoặc 1 tùy hỉ để tối ưu nhóm gộp.

CHƯƠNG 3: MẠCH MÃ HÓA – MẠCH GIẢI MÃ

I. MẠCH MÃ HÓA (ENCODER)

• Chức năng: Chuyển đổi $m$ đường ngõ vào thành $n$ bit nhị phân ngõ ra (thường $2^n = m$).

• VD: Mạch mã hoá 4 sang 2, 8 sang 3, vi mạch 74LS147 (10 sang 4).

II. MẠCH GIẢI MÃ (DECODER)

• Chức năng: Chuyển đổi $n$ bit nhị phân ngõ vào thành $m$ đường ngõ ra (chỉ 1 đường tích cực tại một thời điểm).

• Tín hiệu cho phép (Enable - E): Điều khiển mạch hoạt động hoặc đưa ngõ ra về trạng thái không tích cực.

III. LED 7 ĐOẠN

• Cấu tạo: Gồm 7 hoặc 8 LED đơn lắp theo hình số 8. Các đoạn ký hiệu từ a đến g và dấu chấm dp.

• Loại Anode chung: Chân chung nối dương, tích cực mức 0 (0 là sáng).

• Loại Cathode chung: Chân chung nối đất, tích cực mức 1 (1 là sáng).

• Mạch giải mã BCD sang 7 đoạn: Thiết kế để hiển thị số thập phân 0-9.

CHƯƠNG 4: MẠCH ĐA HỢP – GIẢI ĐA HỢP – SO SÁNH

I. MẠCH ĐA HỢP (MULTIPLEXER - MUX)

• Cung cấp khả năng dẫn $m$ kênh ngõ vào đến 1 ngõ ra duy nhất qua $n$ tín hiệu chọn kênh.

• Công thức: $2^n = m$. Dùng để tiết kiệm đường dây truyền tin.

II. MẠCH GIẢI ĐA HỢP (DEMULTIPLEXER - DEMUX)

• Ngược lại với MUX: 1 ngõ vào phân thành $m$ ngõ ra dựa trên $n$ bit điều khiển.

III. MẠCH SO SÁNH (COMPARATOR)

• So sánh 2 số nhị phân A và B, xác định trạng thái A > B, $A = B$, hoặc A < B.

• Có khả năng mở rộng ghép nối nhiều bit bằng chân cascade.

IV. KIỂM TRA CHẴN LẺ (PARITY)

• Dùng để phát hiện lỗi trong truyền dữ liệu.

• Parity Chẵn: Tổng số bit 1 (bao gồm cả bit P) phải là số chẵn.

• Phát hiện lỗi khi số bit bị sai là số lẻ.

CHƯƠNG 5: MẠCH CỘNG TRỪ NHÂN CHIA

I. BỘ CỘNG (ADDER)

• Bộ cộng bán phần (HA): Cộng 2 bit $X, Y \rightarrow$ Kết quả $S$ và số nhớ $C_o$.

• Bộ cộng toàn phần (FA): Cộng 3 bit (gồm số nhớ từ hàng trước $C_i$).

• Cộng số BCD: Nếu kết quả cộng lớn hơn 9 hoặc có nhớ, phải cộng thêm 6 (0110) để hiệu chỉnh.

II. SỐ NHỊ PHÂN CÓ DẤU

• Sử dụng bit MSB làm dấu: 0 là Dương, 1 là Âm.

• Số bù 1: Nghịch đảo tất cả các bit.

• Số bù 2: Bằng số bù 1 cộng thêm 1. Đây là cách biểu diễn phổ biến nhất trong máy tính.

CHƯƠNG 6: FLIP FLOP (FF)

• Định nghĩa: Phần tử nhớ cơ bản với 2 trạng thái ổn định.

• Các loại FF:

  • FF RS: Có 2 ngõ vào Set và Reset. Có trạng thái cấm khi cả 2 ngõ vào cùng tích cực.

  • FF JK: Giải quyết trạng thái cấm của RS. Khi $J=K=1$ và có xung clock, ngõ ra đảo trạng thái (Toggle).

  • FF D (Delay): Ngõ ra $Q$ theo đúng ngõ vào $D$ khi có xung clock. Chức năng chốt dữ liệu.

  • FF T (Toggle): Đảo trạng thái khi $T=1$ và có xung clock.

• Xung Clock (CK): Tích cực cạnh lên (rising edge) hoặc cạnh xuống (falling edge).

CHƯƠNG 7 & 8: MẠCH ĐẾM (COUNTER)

I. PHÂN LOẠI

• Đếm không đồng bộ (Ripple Counter): Xung clock ngõ ra FF trước làm clock cho FF sau. Trễ cộng dồn.

• Đếm đồng bộ: Xung clock hệ thống đưa đến tất cả FF cùng lúc. Tốc độ cao.

• Đếm Modulo M: Đếm có chu kỳ $M$ trạng thái. Sau đó reset về trạng thái ban đầu.

II. THIẾT KẾ MẠCH ĐẾM ĐỒNG BỘ

1. Lập trình tự đếm mong muốn.

2. Lập bảng trạng thái hiện tại $Q_n$ và trạng thái kế tiếp $Q_{n+1}$.

3. Xác định hàm ngõ vào cho Flip Flop (dùng bìa Karnaugh).

4. Vẽ sơ đồ mạch.

CHƯƠNG 9: THANH GHI DỊCH (SHIFT REGISTER)

• Chức năng: Dịch chuyển dữ liệu giữa các FF mỗi chu kỳ xung clock.

• Các kiểu vào/ra: SISO (Vào nối tiếp-Ra nối tiếp), SIPO (Vào nối tiếp-Ra song song), PISO, PIPO.

• Mạch đếm Johnson: Thanh ghi dịch có ngõ ra $\bar{Q}$ cuối cùng hồi tiếp về ngõ vào đầu.

• Mạch đếm vòng (Ring Counter): Ngõ ra $Q$ cuối hồi tiếp về đầu (chỉ 1 bit 1 chạy vòng quanh).

CHƯƠNG 10: ĐẶC TÍNH IC HỌ TTL VÀ CMOS

• TTL (Transistor-Transistor Logic): Dùng transistor lưỡng cực (BJT). Nguồn $5V$. Tốc độ nhanh nhưng tiêu thụ nhiều công suất.

• CMOS (Complementary MOS): Dùng MOSFET kênh N và P. Tiêu tốn công suất rất thấp ở chế độ tĩnh. Nhạy cảm với tĩnh điện (ESD).

• Ngõ ra Totem-pole: Ngõ ra tiêu chuẩn của TTL, không được nối chung các ngõ ra này với nhau.

• Ngõ ra cực thu để hở (Open Collector): Cho phép nối kiểu Wired-AND, cần điện trở kéo lên (Pull-up resistor).

• Trạng thái thứ ba (High-Z): Cho phép cách ly linh kiện khỏi bus.

CHƯƠNG 11: MẠCH DAO ĐỘNG VÀ ĐỊNH THỜI

• Mạch đa hài (Astable): Tự dao động tạo sóng vuông.

• Mạch đơn ổn (Monostable): Tạo một xung có thời gian xác định khi có kích thích từ bên ngoài.

• IC 555: Vi mạch chuyên dụng linh hoạt cho cả hai chế độ trên. Thời gian trễ tính theo công thức: $T = 1.1 \cdot R \cdot C$ (đơn ổn).

CHƯƠNG 12: BỘ NHỚ BÁN DẪN (MEMORY)

• RAM (Random Access Memory): Bộ nhớ bay hơi (mất dữ liệu khi mất điện).

  • SRAM (Static RAM): Dùng FF, tốc độ cực nhanh (L1, L2 cache).

  • DRAM (Dynamic RAM): Dùng tụ điện, cần làm tươi (refresh) liên tục, dung lượng cao, giá rẻ.

• ROM (Read Only Memory): Không bay hơi.

  • PROM: Lập trình 1 lần bằng cầu chì.

  • EPROM: Xóa bằng tia cực tím.

  • EEPROM/Flash: Xóa và ghi bằng điện, tiện lợi trong hệ thống.

CHƯƠNG 13 & 14: CHUYỂN ĐỔI DAC VÀ ADC

I. BỘ CHUYỂN ĐỔI SỐ SANG TƯƠNG TỰ (DAC)

• Mạch R/2R: Phổ biến vì chỉ cần 2 giá trị điện trở, dễ chế tạo chính xác.

• Điện áp ngõ ra: Tỷ lệ thuận với giá trị nhị phân ngõ vào: $V_{out} = -\frac{\text{Binary Value}}{2^n} \times V_{REF}$.

II. BỘ CHUYỂN ĐỔI TƯƠNG TỰ SANG SỐ (ADC)

• Flash ADC: Nhanh nhất nhưng tốn nhiều linh kiện (nhiều bộ so sánh).

• Successive Approximation (Xấp xỉ liên tiếp): Tốc độ trung bình, cân bằng tốt nhất giữa giá thành và hiệu suất.

• Dual-Slope (Hai độ dốc): Chậm nhất nhưng chính xác cao, dùng trong đồng hồ đo vạn năng.